Ранее были описаны две базовые структуры цифровых коммутационных схем с временным разделением каналов:ПВП к ВПВ. Одна из них, а именно ВПВ, стала наиболее широко применяемой. Однако, некоторые разработчики отказываются от этих структур, предпочитая использовать один тип модулей для всех звеньев коммутации. В каждом таком модуле реализуется и пространственная и временная коммутация.
    Очевидно, наиболее привлекательным моментом модульного подхода к построению коммутационных схем является возможность реализации широкого диапазона емкостей. Другими преимуществами модульного построения являются упрощение процесса производства, эксплуатации и тестирования, сокращение затрат на избыточное оборудование и запчасти, обычно, более широкие возможности по наращиванию емкости. Существенным недостатком модульного подхода является введение потенциально больших задержек при прохождении сигнала через коммутационную схему. В среднем каждое звено временной коммутации вносит для каждого канала задержку, равную половине времени цикла. Увеличение числа звеньев временной коммутации приводит соответственно к увеличению средней задержки прохождения" сигнала через коммутационную схему. Задержки до одной миллисекунды (восемь циклов) не оказывают непосредственного влияние на обмен речевой информацией. Однако, как будет показано более подробно в дальнейшем, задержки распространения сигнала соответствующие нескольким циклам, могут привести к возникновению условий возбуждения при установлении местных соединений, что первоначально было возможно только на длинных линиях.
    Задержка распространения сигнала в коммутационной схеме с несколькими звеньями временной коммутации может быть минимизирована либо выбором соединительного пути и временного интервала, либо путем реализации звеньев временной коммутации на ЗУ, объем памяти которого меньше, чем это необходимо для хранения информации в течение целого цикла. В последнем случае входящие временные каналы тракта с ВРК не получают полного доступа ко всем исходящим временным каналам. Следовательно, ограничение задержки прохождения сигнала в схеме будет оказывать влияние на вероятность блокировки.